DIALOG(R)File 347: JAPIO(c) 1997 JPO & JAPIO. All rts. reserv.

# 03383338 MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.: 03-046238 [JP 3046238 A]

PUBLISHED: February 27, 1991 (19910227)

INVENTOR(s): HOSAKA TAKASHI

APPLICANT(s): SEIKO INSTR INC [000232] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 01-181862 [JP 89181862]

FILED: July 13, 1989 (19890713)

ABSTRACTPURPOSE: To inhibit the spread of a depletion layer and to obtain stabletransistor characteristics by a method wherein with the first source anddrain of a P-channel MOS transistor formed, nitrogen or oxygen ions are implanted and high-resistance regions are respectively formed between thefirst source and drain and the second source and drain of the transistor.

CONSTITUTION: First source and drain 4 and 5 are formed and thereafter, Nor O ion-implantated layers 6 are formed. Then, when second source anddrain 8 and 9 are formed, the structure of a P-channel MOS transistorbecomes a structure, in which the high-resistance layers 6 of a strong N or O concentration respectively exist in the vicinities of the shoulders of the P-type impurity second source and drain 8 and 9. With this when avoltage is applied to the first and second sources and drains 4, 5, 8 and 9, a depletion layer 10 is generated, but there are the layers 6 of astrong N or O concentration at the circumferential parts, at which thespread of the layer 10 becomes widest, of the second source and drain 8 and9, in short, at the parts of the shoulders of the source and drain 8 and 9and have a high resistance. Thereby, the existence of the layers 6 inhibitsthe spread of the layer 10 and stable transistor characteristics can beobtained.

# 19日本国特許庁(JP)

10 特許出願公開

# @ 公 開 特 許 公 報 (A) 平3-46238

®Int. Cl. 5

證別記号

庁内整理番号

**③**公開 平成3年(1991)2月27日

H 01 L 21/336 29/784

8422-5F H 01 L 29/78

301 Z

審査請求 未請求 請求項の数 1 (全4頁)

**②**発明の名称 半導体装置の製造方法

②特 頭 平1-181862

②出 頭 平1(1989)7月13日

@発明者 保 坂

俊

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

の出 顋 人 セイコー電子工業株式

東京都江東区電戸6丁目31番1号

会社 四代理人 弁理士林 敬之助

明 福 書

1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の範囲

PチャネルMOS型トランジスタの製造方法において、ゲート電極を形成する工程と、P型のシリコン基版内に変素または酸素のイオン打ち込みを行う工程と、P型の不純物層を削記シリコン基版内に作り第1のソースおよびドレインを形成する工程と、P型の不純物層を削記シリコン基版内に作り第2のソースおよびドレインを形成する工程とから成る事を特徴とする半導体装置の製造方法。

## 3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は金属、酸化物、半導体(以下MOS と呼ぶ)型半導体装置の製造方法に関する。

(発明の概要)

PチャネルMOS型トランジスタのゲート電極を形成した後に、P型の不純物温度を有する第1のソース・ドレインを形成すると同時にゲート電極をマスクとして窒素または酸素をイオン打ち込みし、次にゲート電極の衝望スペーサーを形成し、さらにP型の不純物温度を有する第2のソース・ドレインを形成する。以上により、ソース・ドレインの間に抵抗の高い領域を形成する。

#### (従来の技術)

第3図に示す様に、ゲート電極23のチャネル長よが2.0 μmより短くなるとPMOSトランジスタのソース・ドレインの間の電界が増してきてパンチスルーが発生し易くなるために、P型MOSトランジスタのソース・ドレインをゲート電極23を形成した後にP型の不成物にである。次に便型のスペーサー26をではある。次に上記のゲート電極23と関型スペーサー26をマスクにしてP型の不純物濃度を有する第2のソースクにしてP型の不純物濃度を有する第2のソースクにしてP型の不純物濃度を有する第2のソースクにしてP型の不純物濃度を有する第2のソー

ス・ドレイン27、28を形成する。ここで第1のソース・ドレイン24、25の濃度は第2のソース・ドレイン27、28の濃度より一般には違くなっている。この構造を一般にはLightly Doped Drain(略してLDD) トランジスタと呼んでいる。

#### (発明が解決しようとする課題)

本発明は上記目的を達成するために、下記の方

るが、シリコン窒化膜やシリコン酸窒化膜やこれらの多層膜などの他の絶縁膜でも良い。さらにゲート電極3は多結晶シリコン膜や金属膜やポリサイド膜などである。

次に第1図のに示す様に窒素(N)または酸素 (0)をイオン注入する。ゲート電極3をマスク にしてイオン注入されるのでゲート電極3の直下 のチャネルにはNまたはOはイオン往入されない。 またゲート電攝3にイオン注入しない時はゲート **電伍3上にフォトレジスト等を残しておいても良** い。さてこの時のイオン注入の飛程(Rp)は半 導体基板1の表面から得来第2のソース・ドレイ ンの空乏層が伸びる領域の深さに相当する距離で 良い。たとえば、ソース・ドレインの拡散深さが 0.3 μmであれば、イオン注入の飛程は0.3 μm ±0.05 μ m が良い。もちろん、この範囲から外れ ても効果は小さくなるがソースとドレインのマチ 層が接触する現象を防止する事はできる。また、 Nあるいは0のイオン注入の飛程は第1のソース ・ドレイン4、5より下に来るようにする事が望

法を採用した。即ち、PチャネルMOS型トランプスタの製造方法において、ゲート電極を形成は発言されて、アクーに変素を形成は対象を行う工程と、P型のシースを扱った作り第1のではおりません。ア型の不はおりませんがある工程と、P型の不らなどでは対象である。ではないである。

#### (実施例)

第1図をもとに本発明の実施例を詳細に説明する。第1図(a)に示す様にシリコン (Si) などの半導体基板 1 の上にゲート機種膜 2 を形成した後、ゲート電極 3 を形成し、さらにこのゲート電極 3 をマスクにして自己整合的に P型の不能物層を有するソース・ドレイン 4 . 5 を形成する。半導体基板 1 はシリコンの場合は N 型シリコン内に形成された N ウエルである。またゲート機種膜 2 は、シリコン酸化膜が一般的であ

ましい。すなわち、第1のソース・ドレイン4. 5のP型(たとえばBやBF。など)の不純物の イオン注入の飛程が0.1 µmならばNあるいはO のイオン注入の飛程は0.1 μmより深くなるよう にする。第1のソース・ドレイン4、5の不能物 **満度は第2のソース・ドレインの不純物濃度より** 一般に薄くなっていて、第1のソース・ドレイン 4. 5の空乏層の伸びは第2のツース・ドレイン の空乏層の伸びより一般には小さくなっている。 さらに、NあるいはOのイオン注入量は多ければ 多いほど空乏層の伸びの防止には効果があるが、 イオン注入によるダメッジが発生する事および余 りに追縁膜に近くなる事によりリーク電流の増大 や易動度の低下を引き起こすので望ましくはない。 従ってNまたはOのイオン注入量は1×10<sup>11</sup>/d から5×10<sup>13</sup>cdの範囲が良い。

次に第1図(のに示す様にゲート逸縁膜3の側壁にスペーサー逸縁膜7を形成する。この形成方法は一般のLDDトランジスタのスペーサーの形成方法と同じである。この逸縁膜7はシリコン酸化

## 特開平3-46238(3)

膜(SiO、膜)やシリコン室化膜(Si, N。 膜)やシリコン酸窒化膜(SiOxNy膜)など である。

次に第1図(d)に示す様に、ゲート電極3と衝望スペーサーをマスクにしてP型の不能物をシリコン基板1の中に入れ、第2のソース・ドレイン8.9を形成する。P型の不純物の導入方法として、イオン注入法あるいは拡散法が挙げられる。イオン注入法の場合はポロン(B・)あるいはファ化ポロン(B・)等のイオンで行う。さらにその後の無処理により、第2のソース・ドレイン層が拡散していくが、NまたはOのイオン注入層の付近では第2のソース・ドレイン層は余り伸びていかない。

以上の機にして作成したP型トランジスタは第 1図値に示す様にP型不純物の第2のソースおよびドレイン8.9の肩の付近にNあるいはOの違 度の違い高抵抗の層6が存在する構造となっている。

(発明の効果)

尚、本実施例では第1のソース・ドレイン4.5を形成した後にNあるいはOのイオン注入層 6を形成する様に説明しているが、この逆に行っても同様の効果が得られる。すなわち、NあるいはOのイオン注入層 6を形成した後に第1のソース・ドレイン4.5を形成しても良い。

## 4. 図面の簡単な説明

第1図(a)~(d)は本発明の製造方法の工程順を示す断面図、第2図は本発明の効果を示す断面図、第3図は従来のトランジスタの構造を示す断面図である。

- 1.21···半導体基板
- 2. 22・・・ゲート絶縁膜
- 3.23・・・ゲート電極
- 4. 5. 24, 25・・・第1のソース・ドレイン
- 6····NまたはOのイオン打込層
- 7,26··· 侧壁绝缝膜
- 8. 9. 27. 28・・・第 2 のソース・ドレイン

第2回に示す機に、第1および第2のソースお よびドレイン 4、 5、 8、 9に電圧を印加した時 に空乏層10が発生する。しかし最も空乏層10の伸 びが大きくなる第2のソースおよびドレイン8、 9の円周部つまり肩の部分にはNあるいはOの達 皮が違い層をがあり高い抵抗を有している。この 層もの存在の為に空乏層の伸びが抑制され、たと えゲート電極3の長さ 4 が 2 μ 皿以下 (もちろん 1.0 μm以下も含む) になってもソース個とドレ イン側の空乏層が通常の使用電界のもとでは接触 する事はなく、安定したトランジスタ特性を示す。 また実施例においても説明した機に、第1のソー ス・ドレイン4,5は薄く変面付近にあるために、 実効チャネル長は小さくスピードの違いトランジ スタが形成され、しかもパンチスルー耐圧の大き いトランジスタとなる。


以上の効果は通常使用している電源電圧10 V 以下の説明であるが、さらにこの発明は10 V 以上の高い電圧を印加する高耐圧用デバイスにも応用できる事は言うまでもない。


10, 29 · · · 空乏層


d····空乏層巾

以上

出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助







従来のトランジスタの構造を示す断面図 ・ 第 3 図